ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH

TRƯỜNG ĐẠI HỌC BÁCH KHOA

BÁO CÁO

BÀI TẬP MÔN CƠ SỞ THIẾT KẾ VI MẠCH

BÀI TẬP 3

Giảng viên hướng dẫn: ThS. Nguyễn Trung Hiếu

BÀI TẬP VỀ NHÀ 3

Họ và tên: Võ Phan Tiến Đạt

MSSV: 2310716

Đề bài



a. Đề bài: $t_{ff} = 1ns, t_{hold} = 1ns, t_{delay} = 1ns$.Thiết kế mạch chỉ dùng DFF và toàn nand2

b. Tìm f_{max} của hệ thống

BÀI LÀM

a.

- Giản đồ trên là kiểu MOORE
- Có 4 trạng thái lần lượt là A = 00; B = 01; C = 10; D = 11 → Cần 2 con DFF để thiết kế
- Có 1 ngõ vào X và 1 ngõ ra Z

- **Bảng trạng thái**

Trạng thái hiện tại		Ngõ vào	Ngõ ra	Trạng thái kế tiếp		D FlipFlop (D = Q+)	
Q1	**Q0**	**X**	**Z**	**Q1+**	**Q0+**	**D1**	**D0**
0	0	0	0	0	0	0	0
0	0	1	0	0	1	0	1
0	1	0	1	0	1	0	1
0	1	1	1	1	0	1	0
1	0	0	1	1	1	1	1
1	0	1	1	1	0	1	0
1	1	0	0	0	0	0	0
1	1	1	0	1	1	1	1

- Từ bảng trạng thái, ta tìm được các biểu thức:

$$D_1 = Q_0.X + Q_1.Q_0{}'$$

$$D_0 = Q_1'.Q_0'.X + Q_1'.Q_0.X' + Q_1.Q_0.X + Q_1.Q_0'.X' = Q_1 \oplus Q_0 \oplus X$$

$$Z = Q_1'.Q_0 + Q_1.Q_0'$$

+ $Z = Q_1 \oplus Q_0 = \overline{Q_1}.Q_0 + Q_1\overline{Q_0}$

$= Q_1\overline{Q_1} + \overline{Q_1}.Q_0 + Q_1\overline{Q_0} + Q_0.\overline{Q_0}$

$= Q_1(\overline{Q_1.Q_0}) + Q_0(\overline{Q_1.Q_0})$

$= \overline{Q_1(\overline{Q_1.Q_0})}.\overline{Q_0(\overline{Q_1.Q_0})}$ ⇒ Chỉ cần 4 cổng NAND

+ $D_0 = \overline{Q_1}.\overline{Q_0}.X + \overline{Q_1}.Q_0.X + Q_1.\overline{Q_0}.\overline{X} + Q_1 Q_0 X$

$= Q_1 \oplus Q_0 \oplus X = (Q_1 \oplus Q_0) \oplus X$

$\Rightarrow D_0 = Z \oplus X = \overline{\overline{Z(\overline{Z.X})}.\overline{X(\overline{Z.X})}}$

(chứng minh tương tự Z)

+ $D_1 = Q_0.X + Q_1.\overline{Q_0}$

$= \overline{\overline{Q_0 X}.\overline{Q_1.\overline{Q_0}}}$

- Thiết kế mạch chỉ dùng DFF và toàn nand2



b. Tìm f_{max}

- Công thức: $T_c \geq T_{pcq} + T_{pd} + T_{setup}$. Với:

- T_{pcq}: Độ trễ tối đa (propagation delay) của Flip-Flop
- T_{pd}: Độ trễ tối đa của logic tổ hợp
- T_{setup}: Thời gian setup của Flip-flop

- Ta có:

- $T_{pcq} = T_{ff} = 1\ ns$
- $T_{pd} = T_{logic\,max}$
- $T_{setup} = 0$ (vì đề không cho)

- Tìm $T_{pd} = T_{logic\,max}$ bằng cách tìm đường đi nguy cấp (Critical Path)



- Ta thấy Từ Q0 đến D0 phải đi qua 6 cổng NAND. Vậy $T_{pd} = T_{logic\,max} = 6.T_{delay} = 6.1ns = 6\ ns$

- Vậy $T_c = 1\ ns + 6\ ns + 0\ ns = 7\ ns \rightarrow\ f_{max} = \frac{1}{T_c} = 142.86\ MHz$

- **Kết luận:** $\boldsymbol{f_{max} = 142.86\ MHz}$